Offcanvas

������

‘맑았던 2분기, 앞으로도 맑음··· AMD 2분기 실적 발표회 요약

인텔 2분기 매출 보고서를 정의하는 단어가 ‘혼돈’이라면, AMD의 2분기 매출의 테마는 ‘맑음’이었다. AMD는 2분기 라이젠 및 에픽 프로세서 라인에서 강력한 실적을 기록했으며, 특히 노트북 매출이 1년 전보다 두 배 이상 증가했다.  AMD에게도 약점은 있었다. 그래픽 비즈니스다. 모바일 GPU 매출에서 발생한 두 자리 수 매출 증가가 데스크톱 제품의 부진으로 상쇄됐다.  2분기 AMD의 수익은 1억 5,500만 달러로, 전년 동기의 3,500만 달러에 비해 크게 늘었다. 매출은 26% 증가한 19억 9,000만 달러다. 라이젠 CPU와 라데온 GPU 매출을 책임지는 컴퓨팅 및 그래픽 사업 부문은 전년 대비 45% 증가한 17억 3,000만 달러를 보고했다.  리사 수 AMD 최고 경영자는 회사의 3분기에 대해 장밋빛 전망을 제시했다. 25억 3,000만 달러의 매출을 예상하며 그녀는, 젠3 CPU 아키텍처 및 RDNA 2 GPU(빅 내비)에 기반한 차세대 프로세서의 출시도 연내 가능할 것이라고 전했다.  수 CEO는 또 플레이스테이션 5 및 X박스 시리즈 X 등의 차세대 게임 콘솔을 위한 통합 CPU로 출하하기 시작했다며, 관련 매출을 기대하고 있다고 전했다. 그녀는 “우리에게 가장 중요한 것이 있다면 고객과의 약속을 지키는 것이라고 나는 생각한다. 지난 몇 년 동안 그랬으며 앞으로도 그럴 것이다. 로드맵의 일관성, 성능의 일관성을 지켜갈 것이다. 우리에 대한 신뢰를 유지하고자 한다”라고 말했다.  라이젠 4000 시리즈 프로세서를 탑재한 에이서 스위프트 3 노트북 준수한 실적, 앞으로도 계속된다 그녀에 따르면 코로나19 속에서 AMD는 데스크톱에서 노트북으로 강력한 전환 움직임을 포착했다. 그리고 이 과정에서 라이젠 4000 모바일 프로세서가 제 몫을 톡톡히 해냈다고 수 CEO는 전했다.  실제로 AMD는 클라이언트 프로세서 매출 측면에서 12년 만의 신기록을 달성했으며, 분기별 노트...

AMD 라이젠 실적 에픽 인텔 공정 리사 수

2020.07.29

인텔 2분기 매출 보고서를 정의하는 단어가 ‘혼돈’이라면, AMD의 2분기 매출의 테마는 ‘맑음’이었다. AMD는 2분기 라이젠 및 에픽 프로세서 라인에서 강력한 실적을 기록했으며, 특히 노트북 매출이 1년 전보다 두 배 이상 증가했다.  AMD에게도 약점은 있었다. 그래픽 비즈니스다. 모바일 GPU 매출에서 발생한 두 자리 수 매출 증가가 데스크톱 제품의 부진으로 상쇄됐다.  2분기 AMD의 수익은 1억 5,500만 달러로, 전년 동기의 3,500만 달러에 비해 크게 늘었다. 매출은 26% 증가한 19억 9,000만 달러다. 라이젠 CPU와 라데온 GPU 매출을 책임지는 컴퓨팅 및 그래픽 사업 부문은 전년 대비 45% 증가한 17억 3,000만 달러를 보고했다.  리사 수 AMD 최고 경영자는 회사의 3분기에 대해 장밋빛 전망을 제시했다. 25억 3,000만 달러의 매출을 예상하며 그녀는, 젠3 CPU 아키텍처 및 RDNA 2 GPU(빅 내비)에 기반한 차세대 프로세서의 출시도 연내 가능할 것이라고 전했다.  수 CEO는 또 플레이스테이션 5 및 X박스 시리즈 X 등의 차세대 게임 콘솔을 위한 통합 CPU로 출하하기 시작했다며, 관련 매출을 기대하고 있다고 전했다. 그녀는 “우리에게 가장 중요한 것이 있다면 고객과의 약속을 지키는 것이라고 나는 생각한다. 지난 몇 년 동안 그랬으며 앞으로도 그럴 것이다. 로드맵의 일관성, 성능의 일관성을 지켜갈 것이다. 우리에 대한 신뢰를 유지하고자 한다”라고 말했다.  라이젠 4000 시리즈 프로세서를 탑재한 에이서 스위프트 3 노트북 준수한 실적, 앞으로도 계속된다 그녀에 따르면 코로나19 속에서 AMD는 데스크톱에서 노트북으로 강력한 전환 움직임을 포착했다. 그리고 이 과정에서 라이젠 4000 모바일 프로세서가 제 몫을 톡톡히 해냈다고 수 CEO는 전했다.  실제로 AMD는 클라이언트 프로세서 매출 측면에서 12년 만의 신기록을 달성했으며, 분기별 노트...

2020.07.29

인텔 “7nm 공정으로의 전환, 내부 목표보다 12개월 지연 중”

인텔이 양호한 2분기 실적을 기록했다. 그러나 칩 전망은 그리 밝지 않다. 10nm 공정의 데스크톱 CPU가 등장할 시기는 2021년 하반기다.  인텔은 23일 회사의 차세대 7nm 공정 전환이 내부 목표보다 1년 뒤쳐져 있다고 밝혔다. 회사 측은 보도자료에서 곧 출시할 타이거 레이크와 서버용 10nm 아이스 레이크 칩을 통해 10nm 칩으로의 전환을 가속화하고 있다고 밝히면서, 10nm 공정의 데스크톱 CPU는 2021년 하반기에 등장할 것이라고 밝혔다.  2분기 인텔의 실적은 복합적이었다. 데이터센터 그룹 (DCG)은 43 %의 매출 성장과 71억 달러의 전체 매출을 기록했다. 그러나 PC에 초점을 맞춘 클라이언트 컴퓨팅 그룹은 95억 달러를 기록해 7% 성장에 그쳤다. 총 순이익은 전년 대비 22% 증가한 51억 달러를 기록했으며, 매출은 197억 달러로 전년 대비 20% 증가했다. 야후 파이낸스가 집계한 애널리스트들의 수치를 뛰어넘는 수치다.  그러나 14nm 공정에서 10nm 공정으로의 전환에 박차를 가하고 있는 가운데, 7nm 공정으로의 전환에는 어려움이 있어 보인다. 인텔의 7nm 기반 CPU 제품 등장 시기가 종전보다 6개월 미뤄졌다. 인텔은 “주된 요인은 7nm 공정 수율이다. 내부 목표보다 약 12개월 뒤쳐졌다”라고 밝혔다.  한편 3분기 실적과 관련해 인텔은 매출 182억 달러와 1.02달러의 EPS를 예측했다. 2분기보다 15억 달러 감소한 수치다. ciokr@idg.co.kr

인텔 CPU 프로세서 10nm 7nm 공정

2020.07.24

인텔이 양호한 2분기 실적을 기록했다. 그러나 칩 전망은 그리 밝지 않다. 10nm 공정의 데스크톱 CPU가 등장할 시기는 2021년 하반기다.  인텔은 23일 회사의 차세대 7nm 공정 전환이 내부 목표보다 1년 뒤쳐져 있다고 밝혔다. 회사 측은 보도자료에서 곧 출시할 타이거 레이크와 서버용 10nm 아이스 레이크 칩을 통해 10nm 칩으로의 전환을 가속화하고 있다고 밝히면서, 10nm 공정의 데스크톱 CPU는 2021년 하반기에 등장할 것이라고 밝혔다.  2분기 인텔의 실적은 복합적이었다. 데이터센터 그룹 (DCG)은 43 %의 매출 성장과 71억 달러의 전체 매출을 기록했다. 그러나 PC에 초점을 맞춘 클라이언트 컴퓨팅 그룹은 95억 달러를 기록해 7% 성장에 그쳤다. 총 순이익은 전년 대비 22% 증가한 51억 달러를 기록했으며, 매출은 197억 달러로 전년 대비 20% 증가했다. 야후 파이낸스가 집계한 애널리스트들의 수치를 뛰어넘는 수치다.  그러나 14nm 공정에서 10nm 공정으로의 전환에 박차를 가하고 있는 가운데, 7nm 공정으로의 전환에는 어려움이 있어 보인다. 인텔의 7nm 기반 CPU 제품 등장 시기가 종전보다 6개월 미뤄졌다. 인텔은 “주된 요인은 7nm 공정 수율이다. 내부 목표보다 약 12개월 뒤쳐졌다”라고 밝혔다.  한편 3분기 실적과 관련해 인텔은 매출 182억 달러와 1.02달러의 EPS를 예측했다. 2분기보다 15억 달러 감소한 수치다. ciokr@idg.co.kr

2020.07.24

'AI의 블랙박스화' 막겠다··· 오픈소스로 알고리즘 공개 선언한 IBM

IBM은 인공지능 개발자가 알고리즘 작동 방식을 더 잘 파악할 수 있도록 돕는 오픈소스 소프트웨어 툴 세트를 발표했으며, 이는 향후 알고리즘의 편견을 피하는 데 도움이 될 것으로 기대된다. IBM은 개발자들이 인공지능의 의사결정 방식을 파악하는 데 도움이 되는 새로운 오픈소스 소프트웨어를 출시해 인공지능 블랙박스 알고리즘을 깨고자 분투하고 있다. 블랙박스 알고리즘은 신문 구독과 상품 구매 등 단순한 것부터 헤지펀드가 투자하는 주식이나 보험사가 가입을 승인하는 고객까지 사람들이 점차 일상적으로 의존하고 있는 시스템의 핵심에 있는 복잡한 코드다. 이것들은 디자인이 점차 복잡해지고 있으며 시스템이 결론에 도달한 방식을 모를 때도 있는 코드 개발자들로부터 정보를 받을 수 있다. 또한 역사적으로 디자인에 대한 감독이나 책임성이 거의 없었다. IBM은 현재 페어네스 360 키트(Fairness 360 Kit)를 통해 AI개발자들이 일련의 대시보드를 통해 창작물의 내부를 살펴보고 의사결정 근거를 파악하는 데 도움이 되기 위해 개발된 소프트웨어를 오픈소스화하고 있다. 이 소프트웨어는 IBM 클라우드에서 서비스로써 운용되며 IBM 리서치가 해당 오픈소스 커뮤니티에 AI 편향 감지 및 완화 툴킷을 공개할 예정이다. 이를 통해 알고리즘 의사결정에 대한 실시간 통찰을 얻고 내재된 편향에 대한 의혹을 감지함으로써 심지어 감지된 편향을 완화하는 데 도움이 될 수 있는 새로운 데이터 파라미터를 추천할 수 있다. 이 통찰이 대시보드와 자연어로 제공되어 "의사결정에 가중치를 둔 인자, 추천에 대한 신뢰성, 신뢰성의 근거 인자를 보여준다"고 해당 업체가 언론 보도를 통해 밝혔다. 또한 IBM은 "고객 서비스, 규제, GDPR 준수성 등의 준수성을 위해 모델의 정확도, 성능, 공정성에 대한 기록과 AI 시스템의 혈통이 손쉽게 추적된다"고 이야기했다.  이 소프트웨어는 광범위하고 사용자 정의 가능한 용도를 ...

구글 편견 텐서플로 GDPR 애저ML 편향 스파크ML SparkML AWS 세이지메이커 AWS SageMaker 블랙박스 핀터레스트 공정 SAP 페이스북 인텔 IBM 액센츄어 마이크로소프트 왓슨 윤리 인공지능 AzureML

2018.10.01

IBM은 인공지능 개발자가 알고리즘 작동 방식을 더 잘 파악할 수 있도록 돕는 오픈소스 소프트웨어 툴 세트를 발표했으며, 이는 향후 알고리즘의 편견을 피하는 데 도움이 될 것으로 기대된다. IBM은 개발자들이 인공지능의 의사결정 방식을 파악하는 데 도움이 되는 새로운 오픈소스 소프트웨어를 출시해 인공지능 블랙박스 알고리즘을 깨고자 분투하고 있다. 블랙박스 알고리즘은 신문 구독과 상품 구매 등 단순한 것부터 헤지펀드가 투자하는 주식이나 보험사가 가입을 승인하는 고객까지 사람들이 점차 일상적으로 의존하고 있는 시스템의 핵심에 있는 복잡한 코드다. 이것들은 디자인이 점차 복잡해지고 있으며 시스템이 결론에 도달한 방식을 모를 때도 있는 코드 개발자들로부터 정보를 받을 수 있다. 또한 역사적으로 디자인에 대한 감독이나 책임성이 거의 없었다. IBM은 현재 페어네스 360 키트(Fairness 360 Kit)를 통해 AI개발자들이 일련의 대시보드를 통해 창작물의 내부를 살펴보고 의사결정 근거를 파악하는 데 도움이 되기 위해 개발된 소프트웨어를 오픈소스화하고 있다. 이 소프트웨어는 IBM 클라우드에서 서비스로써 운용되며 IBM 리서치가 해당 오픈소스 커뮤니티에 AI 편향 감지 및 완화 툴킷을 공개할 예정이다. 이를 통해 알고리즘 의사결정에 대한 실시간 통찰을 얻고 내재된 편향에 대한 의혹을 감지함으로써 심지어 감지된 편향을 완화하는 데 도움이 될 수 있는 새로운 데이터 파라미터를 추천할 수 있다. 이 통찰이 대시보드와 자연어로 제공되어 "의사결정에 가중치를 둔 인자, 추천에 대한 신뢰성, 신뢰성의 근거 인자를 보여준다"고 해당 업체가 언론 보도를 통해 밝혔다. 또한 IBM은 "고객 서비스, 규제, GDPR 준수성 등의 준수성을 위해 모델의 정확도, 성능, 공정성에 대한 기록과 AI 시스템의 혈통이 손쉽게 추적된다"고 이야기했다.  이 소프트웨어는 광범위하고 사용자 정의 가능한 용도를 ...

2018.10.01

MIT 연구진, 자기 조립 칩 기술 개발 "쉽게 7nm 공정 구현"

로봇 분야에서 뜨거운 화제 중 하나라면 '자기 조립'(self-assembly)다. 칩 제조 분야에서도 이 기술은 유용할 수 있는데, 기존의 물리적 한계를 극복할 가능성을 제시하기 때문이다. MIT 및 시카고 대학 연구진은 보다 작은 면적에 더 많은 기능을 집약시킬 수 있는 칩 자기 조립 기술을 개발했다며, 지난 50년여 년 동안 이어져온 무어의 법칙이 지속될 가능성을 제시한다고 밝혔다. 핵심 개념은 칩 상에 자기 조립 와이어를 배치하는 것이다. 실리콘 상에 정교하게 에칭하는 기존 기법과 달리 '블록 코폴리머'(block copolymers)라는 이름의 물질이 확장해 사전 정의된 디자인과 구조로 자기 조립되게 된다. MIT 케미컬 엔지니어링 부문 카렌 클리슨 교수는 이번 자기 조립 기술이 기존 칩 제조 공정에 비교적 쉽게 추가될 수 있다고 강조했다. 오늘날의 제조 기술은 장파장 빛을 이용해 실리콘 페이퍼 상에 회로 패턴을 굽는 방식이 주류를 이룬다. 좀더 짧은 파장의 EUV(Extreme ultra-violet) 리소그래피 기술을 이용하면 칩 상에 좀더 정교한 에칭 작업을 구현해 7nm 칩을 제조할 수 있을 전망이다. 그러나 EUV 방식을 도입하면 수십 억 달러의 투자 비용이 추가로 요구된다는 문제점이 있다. MIT에 따르면 이번 기술이 기존 제조 기술에 쉽게 적용될 수 있는 이유로 표준 리소그래피 기술을 활용해도 블록 코폴리머 물질이 사전정의된 패턴 상에서 와이어를 형석하기 때문이다. 블록 코폴리머는 2개의 다른 폴리머를 보유하고 있는데, 이들 폴리머는 마치 체인처럼 서로 연결되게 된다. 이후에는 보호 폴리머 층이 케미컬 베이퍼 침착이라는 공정을 통해 블록 코폴리머 상단에 배치되며, 이는 블록 코폴리머가 수직 레이어로 자가 조립되는 결과를 초래하게 된다. 오늘날 3D 트랜지스터가 제조되는 과정에 비슷한 개념이다. 연구진은 이번 기술이 7nm 공정에 적용될 수 있다고 전했다. 이번 연구에 대...

반도체 MIT 공정 7nm 10nm 자기 조립

2017.03.28

로봇 분야에서 뜨거운 화제 중 하나라면 '자기 조립'(self-assembly)다. 칩 제조 분야에서도 이 기술은 유용할 수 있는데, 기존의 물리적 한계를 극복할 가능성을 제시하기 때문이다. MIT 및 시카고 대학 연구진은 보다 작은 면적에 더 많은 기능을 집약시킬 수 있는 칩 자기 조립 기술을 개발했다며, 지난 50년여 년 동안 이어져온 무어의 법칙이 지속될 가능성을 제시한다고 밝혔다. 핵심 개념은 칩 상에 자기 조립 와이어를 배치하는 것이다. 실리콘 상에 정교하게 에칭하는 기존 기법과 달리 '블록 코폴리머'(block copolymers)라는 이름의 물질이 확장해 사전 정의된 디자인과 구조로 자기 조립되게 된다. MIT 케미컬 엔지니어링 부문 카렌 클리슨 교수는 이번 자기 조립 기술이 기존 칩 제조 공정에 비교적 쉽게 추가될 수 있다고 강조했다. 오늘날의 제조 기술은 장파장 빛을 이용해 실리콘 페이퍼 상에 회로 패턴을 굽는 방식이 주류를 이룬다. 좀더 짧은 파장의 EUV(Extreme ultra-violet) 리소그래피 기술을 이용하면 칩 상에 좀더 정교한 에칭 작업을 구현해 7nm 칩을 제조할 수 있을 전망이다. 그러나 EUV 방식을 도입하면 수십 억 달러의 투자 비용이 추가로 요구된다는 문제점이 있다. MIT에 따르면 이번 기술이 기존 제조 기술에 쉽게 적용될 수 있는 이유로 표준 리소그래피 기술을 활용해도 블록 코폴리머 물질이 사전정의된 패턴 상에서 와이어를 형석하기 때문이다. 블록 코폴리머는 2개의 다른 폴리머를 보유하고 있는데, 이들 폴리머는 마치 체인처럼 서로 연결되게 된다. 이후에는 보호 폴리머 층이 케미컬 베이퍼 침착이라는 공정을 통해 블록 코폴리머 상단에 배치되며, 이는 블록 코폴리머가 수직 레이어로 자가 조립되는 결과를 초래하게 된다. 오늘날 3D 트랜지스터가 제조되는 과정에 비슷한 개념이다. 연구진은 이번 기술이 7nm 공정에 적용될 수 있다고 전했다. 이번 연구에 대...

2017.03.28

14나노 공정 재활용한 인텔 8세대 커피 레이크 칩··· 더 빠른 CPU 가능할까?

인텔은 보통 해마다 하나의 새로운 마이크로프로세서를 출시한다. 하지만 인텔은 올해 인텔은 기존 14나노 공정과 새로운 10나노 공정을 사용하는 두 가지 새로운 디자인의 칩을 출시할 것으로 보인다. 새로 인텔 용어 사전에 등록되는 것은 지난달 CES에서 선 보인 10나노 칩 캐논 레이크(Cannon Lake)와 아직 이름이 확정되지 않았지만, 일각에서 커피 레이크(Coffee Lake)로 부르는 4세대 14나노 칩이다. 이중 흥미를 돋우는 것은 후자인 커피 레이크로, 인텔의 14나노 공정을 무려 4세대까지 연장한 칩이기 때문이다. 브로드웰에서 시작한 인텔의 14나노 공정은 스카이레이크, 케이비 레이크를 이어 커피 레이크까지 이어진다. 2015년 인텔이 세 번째 14나노 공정 칩을 발표했을 때, 업계는 인텔의 틱톡 전략도 끝났다는 평가가 나왔다. 여기에 네 번째 14나노 칩은 전혀 예상 밖의 일이다. 하지만 인텔은 투자자와 고객들에게 동일한 14나노 공정으로도 지속적인 성능 향상을 이루며 4세대의 칩을 생산할 수 있다는 것을 믿게 하려는 태세다. 같은 공정, 15% 성능 향상 지난 주 투자자의 날 행사에서 인텔은 자사의 8세대 칩이 케이비 레이크와 비교해 15% 향상된 성능을 제공할 것이라고 밝혔다. 여기에는 캐논 레이크 뿐만 아니라 커피 레이크 칩도 포함된다. 일반 소비자에게는 이 정도로도 만족할만한 개선이다. 하지만 애호가들은 과연 어디서 추가 성능이 나오는지 궁금해하지 않을 수 없다. 과연 이런 식으로 AMD의 라이젠과 경쟁할 수 있는지도 의문이다. 그리고 장기적으로는 14나노 공정으로 4세대의 제품을 생산했다면, 10나노 공정 역시 마찬가지가 될 것인지 궁금해진다. 인텔은 10나노와 14나노 전략을 나란히 추진한다고 공개적으로 밝히지는 않았다. CES에서 캐논 레이크만을 소개했고, 올해 출시될 것이라고 밝혔다. 별도로 14나노 공정 관련 계획이 있다는 것은 지난 주 열린 투자자의 날 행사에서 발표한 로드맵에...

인텔 CPU 공정 캐논레이크 커피레이크

2017.02.15

인텔은 보통 해마다 하나의 새로운 마이크로프로세서를 출시한다. 하지만 인텔은 올해 인텔은 기존 14나노 공정과 새로운 10나노 공정을 사용하는 두 가지 새로운 디자인의 칩을 출시할 것으로 보인다. 새로 인텔 용어 사전에 등록되는 것은 지난달 CES에서 선 보인 10나노 칩 캐논 레이크(Cannon Lake)와 아직 이름이 확정되지 않았지만, 일각에서 커피 레이크(Coffee Lake)로 부르는 4세대 14나노 칩이다. 이중 흥미를 돋우는 것은 후자인 커피 레이크로, 인텔의 14나노 공정을 무려 4세대까지 연장한 칩이기 때문이다. 브로드웰에서 시작한 인텔의 14나노 공정은 스카이레이크, 케이비 레이크를 이어 커피 레이크까지 이어진다. 2015년 인텔이 세 번째 14나노 공정 칩을 발표했을 때, 업계는 인텔의 틱톡 전략도 끝났다는 평가가 나왔다. 여기에 네 번째 14나노 칩은 전혀 예상 밖의 일이다. 하지만 인텔은 투자자와 고객들에게 동일한 14나노 공정으로도 지속적인 성능 향상을 이루며 4세대의 칩을 생산할 수 있다는 것을 믿게 하려는 태세다. 같은 공정, 15% 성능 향상 지난 주 투자자의 날 행사에서 인텔은 자사의 8세대 칩이 케이비 레이크와 비교해 15% 향상된 성능을 제공할 것이라고 밝혔다. 여기에는 캐논 레이크 뿐만 아니라 커피 레이크 칩도 포함된다. 일반 소비자에게는 이 정도로도 만족할만한 개선이다. 하지만 애호가들은 과연 어디서 추가 성능이 나오는지 궁금해하지 않을 수 없다. 과연 이런 식으로 AMD의 라이젠과 경쟁할 수 있는지도 의문이다. 그리고 장기적으로는 14나노 공정으로 4세대의 제품을 생산했다면, 10나노 공정 역시 마찬가지가 될 것인지 궁금해진다. 인텔은 10나노와 14나노 전략을 나란히 추진한다고 공개적으로 밝히지는 않았다. CES에서 캐논 레이크만을 소개했고, 올해 출시될 것이라고 밝혔다. 별도로 14나노 공정 관련 계획이 있다는 것은 지난 주 열린 투자자의 날 행사에서 발표한 로드맵에...

2017.02.15

무어의 법칙은 계속된다··· 2018년 7nm 모바일 칩 등장

모바일 기기가 더 얇으면서도 빠르고, 에너지 효율적으로 진화한 데에는 무어에 법칙대로 움직직여온 프로세서 기술의 발전이 한몫한다. 내년 초 퀄컴 스냅드래곤 835 등 10nm 공정의 프로세서가 출현하는데 이어 2018년에는 7nm 공정의 모바일 칩이 등장할 전망이다. ARM은 지난 5일 대만 TSMC와 공동으로 7nm 칩을 개발하고 있다고 전했다. 회사의 7nm 지적재산권을 TSMC와 공유해, 이 반도체 기업이 2018년 상용화도록 지원하고 있다는 설명이다. ARM 물리 디자인 그룹 마케팅 부사장 론 무어의 발표에 따르면 7nm 공정으로 만들어진 프로세서는 16nm 칩과 비교해 15~20%의 성능 향상이 가능할 전망이다. VR 및 AR 애플리케이션, 머신러닝의 대두로 인해 프로세서 성능 혁신에 대한 니즈가 증가하고 있다. ARM 측은 7nm 공정에 다양한 진보가 적용될 예정이라며, 칩 상에 좀더 정교한 에칭을 가능하게 하는 EUV(extreme ultraviolet)가 그 중 하나라고 설명했다. 무어는 이어 ARM의 지적재산을 활용할 경우, 칩 디자이너에게 이면의 제조 기술에 대한 전문 지식을 그리 요구하지 않는다고 덧붙였다. 한편 TSMC의 경쟁기업 글로벌파운드리도 7nm 공정으로 이동하고 있으며, 2018년 생산을 개시할 예정이다. 삼성의 경우 7nm 공정에 대해 아직 구체적인 계획을 밝히지 않았다. 인텔은 7nm 계획을 보유하고 있다고 밝혔지만 생산 적용 시점에 대해서는 언급하지 않은 상태다. 7nm 이후 수준은 5nm 공정이다. 다음 주 샌프란시스코에서 열리는 IEDM(International Electron Devices Meeting) 행사에서 이 주제가 논의될 예정이다. 이 행사에서는 또 실리콘 대체 물질에 대한 논의가 예정돼 있는데, 삼성은 게르마늄의 장점에 대해 발표할 예정이다. 인텔은 비화갈륨 등 주기율표 세번째 및 네번째 칼럼 요소에 기반한 III-V 물질을 활용하는 계획을 세워두고 있다. 비화갈...

ARM 반도체 프로세서 공정 TSMC 7nm 5nm

2016.12.09

모바일 기기가 더 얇으면서도 빠르고, 에너지 효율적으로 진화한 데에는 무어에 법칙대로 움직직여온 프로세서 기술의 발전이 한몫한다. 내년 초 퀄컴 스냅드래곤 835 등 10nm 공정의 프로세서가 출현하는데 이어 2018년에는 7nm 공정의 모바일 칩이 등장할 전망이다. ARM은 지난 5일 대만 TSMC와 공동으로 7nm 칩을 개발하고 있다고 전했다. 회사의 7nm 지적재산권을 TSMC와 공유해, 이 반도체 기업이 2018년 상용화도록 지원하고 있다는 설명이다. ARM 물리 디자인 그룹 마케팅 부사장 론 무어의 발표에 따르면 7nm 공정으로 만들어진 프로세서는 16nm 칩과 비교해 15~20%의 성능 향상이 가능할 전망이다. VR 및 AR 애플리케이션, 머신러닝의 대두로 인해 프로세서 성능 혁신에 대한 니즈가 증가하고 있다. ARM 측은 7nm 공정에 다양한 진보가 적용될 예정이라며, 칩 상에 좀더 정교한 에칭을 가능하게 하는 EUV(extreme ultraviolet)가 그 중 하나라고 설명했다. 무어는 이어 ARM의 지적재산을 활용할 경우, 칩 디자이너에게 이면의 제조 기술에 대한 전문 지식을 그리 요구하지 않는다고 덧붙였다. 한편 TSMC의 경쟁기업 글로벌파운드리도 7nm 공정으로 이동하고 있으며, 2018년 생산을 개시할 예정이다. 삼성의 경우 7nm 공정에 대해 아직 구체적인 계획을 밝히지 않았다. 인텔은 7nm 계획을 보유하고 있다고 밝혔지만 생산 적용 시점에 대해서는 언급하지 않은 상태다. 7nm 이후 수준은 5nm 공정이다. 다음 주 샌프란시스코에서 열리는 IEDM(International Electron Devices Meeting) 행사에서 이 주제가 논의될 예정이다. 이 행사에서는 또 실리콘 대체 물질에 대한 논의가 예정돼 있는데, 삼성은 게르마늄의 장점에 대해 발표할 예정이다. 인텔은 비화갈륨 등 주기율표 세번째 및 네번째 칼럼 요소에 기반한 III-V 물질을 활용하는 계획을 세워두고 있다. 비화갈...

2016.12.09

삼성전자, 20nm 공정 4Gb DDR3 디램 양산

삼성전자가 20nm 공정의 4Gbit DDR3 디램을 생산 개시했다고 밝혔다. 크기, 효율성 측면에서 획기적 진전이라는 설명있다. 제조 공정의 미세화는 더 큰 용량과 절전성, 낮은 생산단가로 연결된다. 삼성전자는 이번 DDR3 메모리로 인해 가격 인하와 함께 "유의미한 절전 효과도 창출할 것"이라고 밝혔다. 회사 대변인은 컴퓨터월드에 보내온 이메일 답신에서 "고객사(기기 제조사)를 구체적으로 언급할 수는 없지만, 이들은 앞으로 중대한 TCO 절감 효과를 거둘 수 것이라고 믿는다"라고 밝혔다. 20nm 공정의 이번 DDR3 메모리는 현재 일부 기기 제조사에 공급되고 있으며, 이를 탑재한 제품은 연말께 등장할 전망이다. 삼성전자의 디램 공정 미세화는 2009년 50nm, 2010년 30nm, 2011년 25nm 등 순으로 발전해왔다. 한편 디램은 낸드 플래시에 비해 공정을 미세화하기 좀더 까다로운 특성을 보인다. 각각의 셀은 하나의 커패시터와 트랜지스터로 구성돼 있다. 반면 낸드 플래시 메모리는 각각의 셀이 하나의 트랜지스터만을 보유하고 있다. 디램 공정 미세화는 트랜지스터와 커패시터가 모두 축소되는 것을 요구하는 것이다. 삼성 측은 회사의 디램 디자인 및 제조 기술을 재정의해 "modified double patterning and atomic layer deposition" 기술을 달성했다고 설명했다. 이어 차세대 10nm 디램 생산을 위한 핵심 기술을 구축한 의미를 지닌다고 덧붙였다. 회사는 또 이번 20nm 공정 기술이 기존 25nm 공정 기술에 비해서는 30% 이상, 30nm 공정과 비교할 때는 두 배 이상 높은 생산효율성을 구현한다고 밝혔다. ciokr@idg.co.kr  

삼성 반도체 20nm 공정 디램 DDR3

2014.03.13

삼성전자가 20nm 공정의 4Gbit DDR3 디램을 생산 개시했다고 밝혔다. 크기, 효율성 측면에서 획기적 진전이라는 설명있다. 제조 공정의 미세화는 더 큰 용량과 절전성, 낮은 생산단가로 연결된다. 삼성전자는 이번 DDR3 메모리로 인해 가격 인하와 함께 "유의미한 절전 효과도 창출할 것"이라고 밝혔다. 회사 대변인은 컴퓨터월드에 보내온 이메일 답신에서 "고객사(기기 제조사)를 구체적으로 언급할 수는 없지만, 이들은 앞으로 중대한 TCO 절감 효과를 거둘 수 것이라고 믿는다"라고 밝혔다. 20nm 공정의 이번 DDR3 메모리는 현재 일부 기기 제조사에 공급되고 있으며, 이를 탑재한 제품은 연말께 등장할 전망이다. 삼성전자의 디램 공정 미세화는 2009년 50nm, 2010년 30nm, 2011년 25nm 등 순으로 발전해왔다. 한편 디램은 낸드 플래시에 비해 공정을 미세화하기 좀더 까다로운 특성을 보인다. 각각의 셀은 하나의 커패시터와 트랜지스터로 구성돼 있다. 반면 낸드 플래시 메모리는 각각의 셀이 하나의 트랜지스터만을 보유하고 있다. 디램 공정 미세화는 트랜지스터와 커패시터가 모두 축소되는 것을 요구하는 것이다. 삼성 측은 회사의 디램 디자인 및 제조 기술을 재정의해 "modified double patterning and atomic layer deposition" 기술을 달성했다고 설명했다. 이어 차세대 10nm 디램 생산을 위한 핵심 기술을 구축한 의미를 지닌다고 덧붙였다. 회사는 또 이번 20nm 공정 기술이 기존 25nm 공정 기술에 비해서는 30% 이상, 30nm 공정과 비교할 때는 두 배 이상 높은 생산효율성을 구현한다고 밝혔다. ciokr@idg.co.kr  

2014.03.13

미 연구진, 15nm 회로 기술 개발

현존하는 최소형 전기 회로가 개발됐다. 미 맥길 대학 및 샌디아 국립 연구소의 연구진은 150개 원자 거리에 불과한 전선으로 구성된 회로를 개발했다고 밝혔다. 15nm 수준의 회로다. 회소가 작아질수록 더 작고 전기를 적게 소모하는 한편, 열을 적게 발산하는 반도체를 개발할 수 있게 된다. 무어 인사이트 앤 스트래티지의 수석 애널리스트 패트릭 무어헤드는 "또 회로의 크기가 작아질수록 더욱 작고 저렴한 제품의 등장이 가능하다"라고 설명했다. 이번 연구진은 이번 회로 개발에 있어 발열 문제 해결에 초점을 맞춰야만 했다고 전했다. 가브리엘 컨설팅 그룹의 애널리스트 댄 올즈는 이번 연구에 대해 보다 미세한 공정으로 회로를 제조하는 법과 발생하는 열을 다루는 법에 대해 많은 시사점을 전해준다고 평가했다. 그는 "회로가 작아지면서 발생하는 잠재적인 문제가 있다는 점을 이번 연구가 발견해냈다. 15~16nm 공정의 반도체를 대량생산하는 데 있어 어떤 문제가 있을 수 있는지, 또 이러한 반도체를 사용하는 제품을 고안하는데 감안해야할 점은 무엇인지 알 수 있게 됐다"라고 말했다. 올즈와 무어헤드는 이번 연구로 인해 무어의 법칙이 지속될 계기가 열렸다고도 전했다. 40년 전 발표된 무어의 법칙은 2년마다 프로세서의 내장 트랜지스터 수가 두 배씩 늘어난다는 이론이다. ciokr@idg.co.kr

무어의 법칙 15nm 회로 공정

2011.12.12

현존하는 최소형 전기 회로가 개발됐다. 미 맥길 대학 및 샌디아 국립 연구소의 연구진은 150개 원자 거리에 불과한 전선으로 구성된 회로를 개발했다고 밝혔다. 15nm 수준의 회로다. 회소가 작아질수록 더 작고 전기를 적게 소모하는 한편, 열을 적게 발산하는 반도체를 개발할 수 있게 된다. 무어 인사이트 앤 스트래티지의 수석 애널리스트 패트릭 무어헤드는 "또 회로의 크기가 작아질수록 더욱 작고 저렴한 제품의 등장이 가능하다"라고 설명했다. 이번 연구진은 이번 회로 개발에 있어 발열 문제 해결에 초점을 맞춰야만 했다고 전했다. 가브리엘 컨설팅 그룹의 애널리스트 댄 올즈는 이번 연구에 대해 보다 미세한 공정으로 회로를 제조하는 법과 발생하는 열을 다루는 법에 대해 많은 시사점을 전해준다고 평가했다. 그는 "회로가 작아지면서 발생하는 잠재적인 문제가 있다는 점을 이번 연구가 발견해냈다. 15~16nm 공정의 반도체를 대량생산하는 데 있어 어떤 문제가 있을 수 있는지, 또 이러한 반도체를 사용하는 제품을 고안하는데 감안해야할 점은 무엇인지 알 수 있게 됐다"라고 말했다. 올즈와 무어헤드는 이번 연구로 인해 무어의 법칙이 지속될 계기가 열렸다고도 전했다. 40년 전 발표된 무어의 법칙은 2년마다 프로세서의 내장 트랜지스터 수가 두 배씩 늘어난다는 이론이다. ciokr@idg.co.kr

2011.12.12

IDG 설문조사

회사명:한국IDG 제호: ITWorld 주소 : 서울시 중구 세종대로 23, 4층 우)04512
등록번호 : 서울 아00743 등록일자 : 2009년 01월 19일

발행인 : 박형미 편집인 : 박재곤 청소년보호책임자 : 한정규
사업자 등록번호 : 214-87-22467 Tel : 02-558-6950

Copyright © 2022 International Data Group. All rights reserved.

10.5.0.9