Offcanvas

디지털 디바이스 / 신기술|미래

MIT 연구진, 자기 조립 칩 기술 개발 "쉽게 7nm 공정 구현"

2017.03.28 Agam Shah  |  IDG News Service
로봇 분야에서 뜨거운 화제 중 하나라면 '자기 조립'(self-assembly)다. 칩 제조 분야에서도 이 기술은 유용할 수 있는데, 기존의 물리적 한계를 극복할 가능성을 제시하기 때문이다.


MIT 및 시카고 대학 연구진은 보다 작은 면적에 더 많은 기능을 집약시킬 수 있는 칩 자기 조립 기술을 개발했다며, 지난 50년여 년 동안 이어져온 무어의 법칙이 지속될 가능성을 제시한다고 밝혔다.

핵심 개념은 칩 상에 자기 조립 와이어를 배치하는 것이다. 실리콘 상에 정교하게 에칭하는 기존 기법과 달리 '블록 코폴리머'(block copolymers)라는 이름의 물질이 확장해 사전 정의된 디자인과 구조로 자기 조립되게 된다.

MIT 케미컬 엔지니어링 부문 카렌 클리슨 교수는 이번 자기 조립 기술이 기존 칩 제조 공정에 비교적 쉽게 추가될 수 있다고 강조했다.

오늘날의 제조 기술은 장파장 빛을 이용해 실리콘 페이퍼 상에 회로 패턴을 굽는 방식이 주류를 이룬다. 좀더 짧은 파장의 EUV(Extreme ultra-violet) 리소그래피 기술을 이용하면 칩 상에 좀더 정교한 에칭 작업을 구현해 7nm 칩을 제조할 수 있을 전망이다. 그러나 EUV 방식을 도입하면 수십 억 달러의 투자 비용이 추가로 요구된다는 문제점이 있다.

MIT에 따르면 이번 기술이 기존 제조 기술에 쉽게 적용될 수 있는 이유로 표준 리소그래피 기술을 활용해도 블록 코폴리머 물질이 사전정의된 패턴 상에서 와이어를 형석하기 때문이다. 블록 코폴리머는 2개의 다른 폴리머를 보유하고 있는데, 이들 폴리머는 마치 체인처럼 서로 연결되게 된다.

이후에는 보호 폴리머 층이 케미컬 베이퍼 침착이라는 공정을 통해 블록 코폴리머 상단에 배치되며, 이는 블록 코폴리머가 수직 레이어로 자가 조립되는 결과를 초래하게 된다. 오늘날 3D 트랜지스터가 제조되는 과정에 비슷한 개념이다.

연구진은 이번 기술이 7nm 공정에 적용될 수 있다고 전했다. 이번 연구에 대한 논문은 이번 주 네이처 나노테크놀로지 저널에 게재됐다. ciokr@idg.co.kr 
추천 테크라이브러리

회사명:한국IDG 제호: CIO Korea 주소 : 서울시 중구 세종대로 23, 4층 우)04512
등록번호 : 서울 아01641 등록발행일자 : 2011년 05월 27일

발행인 : 박형미 편집인 : 천신응 청소년보호책임자 : 한정규
사업자 등록번호 : 214-87-22467 Tel : 02-558-6950

Copyright © 2024 International Data Group. All rights reserved.