2017.02.22

웨스턴디지털, 512Gb 64단 3D 낸드 시험 생산 돌입

편집부 | CIO KR
웨스턴디지털이 512Gb 64단 3D 낸드(NAND) 칩, 일명 ‘BiCS3’의 시험 생산을 발표했다.

회사에 따르면 웨스턴디지털은 차세대 64단 수직 적층 3D 낸드 기술 BiCS3에 셀당 3비트(X3)의 저장 구조를 채택했다. 시험 생산은 일본 요카이치 공장에서 진행되며, 양산화는 2017년 하반기 중 본격적으로 이뤄질 예정이다. 이번 발표는 스토리지 업계의 핵심 기술인 플래시 메모리 분야에서 최근 가장 주요한 성과 중 하나로 평가받고 있다고 업체 측은 밝혔다.

웨스턴디지털 메모리 기술 수석 부사장 시바 시바람은 “512Gb 64단 3D 낸드 칩은 3D 낸드 기술 발전에 있어 중요한 성과며, 웨스턴디지털이 지난해 7월에 선보인 64단 아키텍처 대비 그 밀도가 두 배 증가했다”며, “웨스턴디지털은 3D 낸드 기술 포트폴리오를 바탕으로 일반 고객을 비롯한 모바일, 데이터센터 중심의 급속한 데이터 증가로 인한 시장 변화에 적극적으로 대응해 나갈 것”이라고 말했다.

이번 512Gb 64단 3D 낸드 칩은 웨스턴디지털의 기술 및 제조 파트너인 도시바와의 공동 개발을 통해 탄생했다. 웨스턴디지털은 2016년 7월에 64단 3D 낸드 기술을 선보였으며, 2015년에는 48단 3D 낸드 기술을 선보이기도 했다. 두 기술을 탑재한 제품들은 소매업체 및 OEM 고객을 대상으로 제공된다. ciokr@idg.co.kr



2017.02.22

웨스턴디지털, 512Gb 64단 3D 낸드 시험 생산 돌입

편집부 | CIO KR
웨스턴디지털이 512Gb 64단 3D 낸드(NAND) 칩, 일명 ‘BiCS3’의 시험 생산을 발표했다.

회사에 따르면 웨스턴디지털은 차세대 64단 수직 적층 3D 낸드 기술 BiCS3에 셀당 3비트(X3)의 저장 구조를 채택했다. 시험 생산은 일본 요카이치 공장에서 진행되며, 양산화는 2017년 하반기 중 본격적으로 이뤄질 예정이다. 이번 발표는 스토리지 업계의 핵심 기술인 플래시 메모리 분야에서 최근 가장 주요한 성과 중 하나로 평가받고 있다고 업체 측은 밝혔다.

웨스턴디지털 메모리 기술 수석 부사장 시바 시바람은 “512Gb 64단 3D 낸드 칩은 3D 낸드 기술 발전에 있어 중요한 성과며, 웨스턴디지털이 지난해 7월에 선보인 64단 아키텍처 대비 그 밀도가 두 배 증가했다”며, “웨스턴디지털은 3D 낸드 기술 포트폴리오를 바탕으로 일반 고객을 비롯한 모바일, 데이터센터 중심의 급속한 데이터 증가로 인한 시장 변화에 적극적으로 대응해 나갈 것”이라고 말했다.

이번 512Gb 64단 3D 낸드 칩은 웨스턴디지털의 기술 및 제조 파트너인 도시바와의 공동 개발을 통해 탄생했다. 웨스턴디지털은 2016년 7월에 64단 3D 낸드 기술을 선보였으며, 2015년에는 48단 3D 낸드 기술을 선보이기도 했다. 두 기술을 탑재한 제품들은 소매업체 및 OEM 고객을 대상으로 제공된다. ciokr@idg.co.kr

X