2018.12.19

칼럼 | 새 시대 워크로드를 위한 새로운 칩 기술

Jack Gold | Network World
복합적인 컴퓨팅 워크로드가 일반화되고 무어의 법칙이 한계에 부딪히면서 컴퓨터 프로세서를 만드는 방식을 다시 생각해야 할 시점이다.

앞으로 2~3년 동안 새로운 복합형 프로세서가 폭발적으로 성장할 것이다. 이들 프로세서는 오늘날 우리가 알고 있는 범용적인 컴퓨팅(스칼라와 벡터, 그래픽 처리)뿐만 아니라 행렬과 공간 데이터 분석(증강현실/가상현실, 시각 응답 시스템, 인공지능/머신러닝, 전문 신호 처리, 통신, 자동 센서 등)까지 처리할 것이다.

ⓒ GettyImagesBank
과거에는 새로운 세대의 칩이 등장하면 설계할 때 새로운 특징과 기능이 추가될 것이라고 생각했다. 하지만 이런 접근 방식은 문제의 소지가 많다. 무어의 법칙을 물리적인 한계에 가깝게 확장해(10나노에서 7나노, 5나노로) 새로운 공정을 완성하는 것이 점점 더 비싸고 오래 걸리게 된 것이다. 보통 12개월이었던 공정 개선 단계 간의 기간이 이제 2년에 가까워졌고, 새 공정 설비 비용도 100억 달러 이상으로 비싸졌다.

게다가 전문화된 시스템 설계는 회로 다이를 예측치 못한 크기로 만들고 있어 이들 칩 수요는 이전 세대보다 현격하게 줄어들었다. 이는 곧 가격 인상과 공급 제한으로 이어진다.
 

무어의 법칙을 제대로 지키는 방법

무어의 법칙을 제대로 지키기 위해서는, 다시 말해 성능도 계속 높이고 기능도 추가하기 위해서는 다른 접근 방법이 필요하다. 동시에 칩 제조의 물리적 제약도 인정해야 한다. 물론 칩 아키텍처는 계속 발전해 일부 물리적인 악영향을 완화할 것임에 틀림없다. 몇 년 전 FinFet 트랜지스터는 이를 훌륭하게 해냈다. 하지만 아주 훌륭한 기술을 재설계 없이 다시 사용할 수 있는 역량도 마찬가지로 중요하다.

칩 성능을 체감하는 방식 역시 변했다. 불과 얼마 전만 해도 성능이라면 CPU 성능이 대부분이었다. 그리고는 그래픽 처리를 위한 GPU가 등장하고, 통신과 비디오 처리를 위한 DSP가 등장했다. 이제는 AI 전문 칩(TPU, 너바나, FPGA), 전문 시각 처리 칩(VPU, 모비디우스) 등이 주류 디바이스로 부상하는 시점에 도달했다. 여기에 새로운 비휘발성 메모리(3D 크로스포인트, 옵테인)도 데이터 세트의 증가에 맞춰 주류 기술로 성장하고 있다.

지금도 그렇지만 과거에도 다양한 회로를 하나의 패키지로 묶은 멀티칩 모듈이 있었다. 그리고 기존 기판 중심의 멀티칩 접근 방식으로 믹스 앤 매치 역량이 가능했고, 다중 CPU의 고성능 시스템에 폭넓게 사용됐다. 하지만 단일 칩의 대안으로서 이기종 칩 제작을 매력적인 것으로 만들 만큼의 성능 기준을 만족하지는 못한다. 이는 IoT용 칩으로 사용되는 소형 칩부터 전문 에지 서버, 클라우드와 데이터센터까지 모든 영역에서 마찬가지다.
 

인텔의 새로운 프로세서 설계 전략

인텔에는 새로운 설계 방식이 있다. 포베로스(Foveros)란 이 방식은 서로 다른 기술 ‘노드’와 서로 다른 기능으로 다양한 칩을 만들 수 있는데, 각각의 기술 노드를 쌓아올리는 방식으로 탑재하면서 이들 간을 아주 빠른 통신 기술로 연결한다. 또한 단일 칩을 탑재한 것처럼 효과적인 최종 디바이스를 만들기 위해 충분한 전력과 열 전도 기능도 있다. 이런 종류의 기술은 언제나 매력적이지만, 이제서야 인텔도 성능과 제조 비용을 경쟁력있게 만드는 방법을 찾은 상태이다.

3D 적층 기법은 한동안 메모리에 많이 사용됐는데, 사실 이기종 시스템과 비교하면 메모리는 훨씬 단순한 문제이다. 이기종 처리 회로의 서로 다른 크기와 설정, 입출력이 비해 메모리는 칩 구조가 좀 더 규칙적이고, 커뮤니케이션 요구사항도 좀 더 단순하다. 

지금은 인텔은 물론, 전체 시장 관점에서도 매우 중요한 단계이다. 포베로스로 인텔은 안정성과 역량이 입증됐고, 더 새로운 프로세스 노드용으로 재설계하지 않아도 되는 기존 기술을 사용할 수 있다. 또한, 부품을 재사용할 수 있어서 설계 비용을 회복할 수도 있고 이미 증명된 대규모 생산시설도 이용할 수 있다.

일각에서는 인텔이 이런 방향으로 움직이는 것이 한때 2~3년이나 앞서 있던 기술적 우위를 잃었기 때문이라고 지적한다. 분명 인텔은 자사의 제조 공정 문제를 바로 잡기 위해 해야할 것이 많다. 하지만 많은 미래의 칩은 초현대 공정이 항상 필요하지도 않고, 대규모 획일적 시스템 칩에 잘 임베딩하지 않아도 되는 회로를 필요로 할 것이다. 다양한 공정으로 나온 칩을 믹스 앤 매치 방식으로 적재할 수 있는 역량이 있으면서 전체적인 성능은 유지할 수 있다는 것은 큰 이점이다. 비싸고 시장 출시에도 긴 시간이 필요한 전문화된 칩을 온전히 획질적인 형태로 생산해야 하는 부담에서도 해방된다. 더구나 인텔은 고객이나 서드파티가 설계한 것까지 포함해 다른 회로를 최종 제품에 쉽게 추가할 수 있는 역량도 갖추게 된다.

필자는 궁극적으로 이런 역량이 인텔이 시장에서 우위를 차지하고 향후 1~2년 간 이점을 얻는 데 중요한 단계라고 생각한다. 또한 인텔의 경쟁업체 역시 비슷한 접근 방법으로 3D 적층 역량을 개발할 것이다. 하지만 인텔이 이 기술을 완벽하게 구현하는 데 10년이 걸렸다고 하니, 경쟁업체가 쉽게 따라오기는 힘들 것이다.

인텔이 얻는 이점을 차치하고라도 필자는 이 기술이 전체적인 시장에도 이점이 될 것으로 본다. 더 많은 이기종 컴퓨팅 용량을 더 전문화된 컴퓨팅 워크로드에 더 빨리 더 저렴하게 가져다 주기 때문이다. 특히 양적인 제약 때문에 획일적인 설계 솔루션으로는 경제성을 확보할 수 없는 영역에서 진가를 발휘할 것이다. 모두가 혜택을 볼 수 있을 것이며, 이것이야말로 무어의 법칙을 실질적으로 구현하는 것이다.  editor@itworld.co.kr



2018.12.19

칼럼 | 새 시대 워크로드를 위한 새로운 칩 기술

Jack Gold | Network World
복합적인 컴퓨팅 워크로드가 일반화되고 무어의 법칙이 한계에 부딪히면서 컴퓨터 프로세서를 만드는 방식을 다시 생각해야 할 시점이다.

앞으로 2~3년 동안 새로운 복합형 프로세서가 폭발적으로 성장할 것이다. 이들 프로세서는 오늘날 우리가 알고 있는 범용적인 컴퓨팅(스칼라와 벡터, 그래픽 처리)뿐만 아니라 행렬과 공간 데이터 분석(증강현실/가상현실, 시각 응답 시스템, 인공지능/머신러닝, 전문 신호 처리, 통신, 자동 센서 등)까지 처리할 것이다.

ⓒ GettyImagesBank
과거에는 새로운 세대의 칩이 등장하면 설계할 때 새로운 특징과 기능이 추가될 것이라고 생각했다. 하지만 이런 접근 방식은 문제의 소지가 많다. 무어의 법칙을 물리적인 한계에 가깝게 확장해(10나노에서 7나노, 5나노로) 새로운 공정을 완성하는 것이 점점 더 비싸고 오래 걸리게 된 것이다. 보통 12개월이었던 공정 개선 단계 간의 기간이 이제 2년에 가까워졌고, 새 공정 설비 비용도 100억 달러 이상으로 비싸졌다.

게다가 전문화된 시스템 설계는 회로 다이를 예측치 못한 크기로 만들고 있어 이들 칩 수요는 이전 세대보다 현격하게 줄어들었다. 이는 곧 가격 인상과 공급 제한으로 이어진다.
 

무어의 법칙을 제대로 지키는 방법

무어의 법칙을 제대로 지키기 위해서는, 다시 말해 성능도 계속 높이고 기능도 추가하기 위해서는 다른 접근 방법이 필요하다. 동시에 칩 제조의 물리적 제약도 인정해야 한다. 물론 칩 아키텍처는 계속 발전해 일부 물리적인 악영향을 완화할 것임에 틀림없다. 몇 년 전 FinFet 트랜지스터는 이를 훌륭하게 해냈다. 하지만 아주 훌륭한 기술을 재설계 없이 다시 사용할 수 있는 역량도 마찬가지로 중요하다.

칩 성능을 체감하는 방식 역시 변했다. 불과 얼마 전만 해도 성능이라면 CPU 성능이 대부분이었다. 그리고는 그래픽 처리를 위한 GPU가 등장하고, 통신과 비디오 처리를 위한 DSP가 등장했다. 이제는 AI 전문 칩(TPU, 너바나, FPGA), 전문 시각 처리 칩(VPU, 모비디우스) 등이 주류 디바이스로 부상하는 시점에 도달했다. 여기에 새로운 비휘발성 메모리(3D 크로스포인트, 옵테인)도 데이터 세트의 증가에 맞춰 주류 기술로 성장하고 있다.

지금도 그렇지만 과거에도 다양한 회로를 하나의 패키지로 묶은 멀티칩 모듈이 있었다. 그리고 기존 기판 중심의 멀티칩 접근 방식으로 믹스 앤 매치 역량이 가능했고, 다중 CPU의 고성능 시스템에 폭넓게 사용됐다. 하지만 단일 칩의 대안으로서 이기종 칩 제작을 매력적인 것으로 만들 만큼의 성능 기준을 만족하지는 못한다. 이는 IoT용 칩으로 사용되는 소형 칩부터 전문 에지 서버, 클라우드와 데이터센터까지 모든 영역에서 마찬가지다.
 

인텔의 새로운 프로세서 설계 전략

인텔에는 새로운 설계 방식이 있다. 포베로스(Foveros)란 이 방식은 서로 다른 기술 ‘노드’와 서로 다른 기능으로 다양한 칩을 만들 수 있는데, 각각의 기술 노드를 쌓아올리는 방식으로 탑재하면서 이들 간을 아주 빠른 통신 기술로 연결한다. 또한 단일 칩을 탑재한 것처럼 효과적인 최종 디바이스를 만들기 위해 충분한 전력과 열 전도 기능도 있다. 이런 종류의 기술은 언제나 매력적이지만, 이제서야 인텔도 성능과 제조 비용을 경쟁력있게 만드는 방법을 찾은 상태이다.

3D 적층 기법은 한동안 메모리에 많이 사용됐는데, 사실 이기종 시스템과 비교하면 메모리는 훨씬 단순한 문제이다. 이기종 처리 회로의 서로 다른 크기와 설정, 입출력이 비해 메모리는 칩 구조가 좀 더 규칙적이고, 커뮤니케이션 요구사항도 좀 더 단순하다. 

지금은 인텔은 물론, 전체 시장 관점에서도 매우 중요한 단계이다. 포베로스로 인텔은 안정성과 역량이 입증됐고, 더 새로운 프로세스 노드용으로 재설계하지 않아도 되는 기존 기술을 사용할 수 있다. 또한, 부품을 재사용할 수 있어서 설계 비용을 회복할 수도 있고 이미 증명된 대규모 생산시설도 이용할 수 있다.

일각에서는 인텔이 이런 방향으로 움직이는 것이 한때 2~3년이나 앞서 있던 기술적 우위를 잃었기 때문이라고 지적한다. 분명 인텔은 자사의 제조 공정 문제를 바로 잡기 위해 해야할 것이 많다. 하지만 많은 미래의 칩은 초현대 공정이 항상 필요하지도 않고, 대규모 획일적 시스템 칩에 잘 임베딩하지 않아도 되는 회로를 필요로 할 것이다. 다양한 공정으로 나온 칩을 믹스 앤 매치 방식으로 적재할 수 있는 역량이 있으면서 전체적인 성능은 유지할 수 있다는 것은 큰 이점이다. 비싸고 시장 출시에도 긴 시간이 필요한 전문화된 칩을 온전히 획질적인 형태로 생산해야 하는 부담에서도 해방된다. 더구나 인텔은 고객이나 서드파티가 설계한 것까지 포함해 다른 회로를 최종 제품에 쉽게 추가할 수 있는 역량도 갖추게 된다.

필자는 궁극적으로 이런 역량이 인텔이 시장에서 우위를 차지하고 향후 1~2년 간 이점을 얻는 데 중요한 단계라고 생각한다. 또한 인텔의 경쟁업체 역시 비슷한 접근 방법으로 3D 적층 역량을 개발할 것이다. 하지만 인텔이 이 기술을 완벽하게 구현하는 데 10년이 걸렸다고 하니, 경쟁업체가 쉽게 따라오기는 힘들 것이다.

인텔이 얻는 이점을 차치하고라도 필자는 이 기술이 전체적인 시장에도 이점이 될 것으로 본다. 더 많은 이기종 컴퓨팅 용량을 더 전문화된 컴퓨팅 워크로드에 더 빨리 더 저렴하게 가져다 주기 때문이다. 특히 양적인 제약 때문에 획일적인 설계 솔루션으로는 경제성을 확보할 수 없는 영역에서 진가를 발휘할 것이다. 모두가 혜택을 볼 수 있을 것이며, 이것이야말로 무어의 법칙을 실질적으로 구현하는 것이다.  editor@itworld.co.kr

X