2015.07.16

'틱 톡'에서 '틱 톡 톡'으로··· 인텔, 무어의 법칙 둔화 공식화

Brian Cheon | CIO KR
무어의 법칙 속도가 둔화된다. 인텔의 공식 입장이다. 회사가 지난 15일 발표한 칩 제조 계획에 따르면, 더 작고 빠른 트랜지스터를 만들 수 있는 새로운 제조 공정이 예상보다 늦게 등장한다.

인텔은 10nm 공정이 2017는 하반기 개시되는 목표를 세우고 있다고 회사의 브라이언 크르자니크 CEO가 밝혔다. 인텔이 10nm 공정 개시 시점을 언급한 것은 이번이 처음인데, 업계 전문가들은 그간 2017년 하반기보다 빠른 시기를 점쳤었다.

인텔은 또  느린 속도를 보완하기 위해 내년 하반기 등장하는 새로운 칩 디자인을 이번 로드맵에 추가했다. 스카이레이크와 같은 14nm 공정으로 만들어지는 코드명 '커비레이크' 프로세서가 그것이다. 크르자니크는 커비레이크 칩이 '스카이레이크'에 기반해 만들어질 것이라고 설명했다.

한편 이번 인텔의 발표는 회사에게 중대한 의미를 지닌다. 무어의 법칙이 유지되기 위해서는 새로운 공정이 소개되는 간극 또한 유지되어야 하기 때문이다. 즉 '틱 톡'으로 불리곤 했던 프로세서 신제품 발표 리듬이 '틱 톡 톡'으로 늦어질 수 있다는 의미다.

14nm 공정이 '틱'이라면 스카이레이크 칩은 '톡'에 해당하고 '커비 레이크'가 두번째 '톡'에 해당하는 셈이다.

크르자니크는 이러한 무어의 법칙 지연이 앞으로 또 발생할 수 있을 것이라고 인텔 실적 발표회에서 말했다.

1965년 처음 등장한 무어의 법칙은 인텔의 고든 무어가 언급한 것으로, 칩에 내장된 트랜지스터의 수가 당시로부터 10년 동안 매년 두 배씩 늘어날 것이라고 예측한 것에서 시작됐다. 그는 1975년 이 법칙 주기를 2년마다로 수정해 다시 언급했었다.

한편 인텔이 새로운 공정을 선보이는 주기는 조금씩 늦어져왔던 바 있다. 일례로 22nm에서 14nm로 이전하기까지 걸린 시간도 2.5년이었다. ciokr@idg.co.kr 



2015.07.16

'틱 톡'에서 '틱 톡 톡'으로··· 인텔, 무어의 법칙 둔화 공식화

Brian Cheon | CIO KR
무어의 법칙 속도가 둔화된다. 인텔의 공식 입장이다. 회사가 지난 15일 발표한 칩 제조 계획에 따르면, 더 작고 빠른 트랜지스터를 만들 수 있는 새로운 제조 공정이 예상보다 늦게 등장한다.

인텔은 10nm 공정이 2017는 하반기 개시되는 목표를 세우고 있다고 회사의 브라이언 크르자니크 CEO가 밝혔다. 인텔이 10nm 공정 개시 시점을 언급한 것은 이번이 처음인데, 업계 전문가들은 그간 2017년 하반기보다 빠른 시기를 점쳤었다.

인텔은 또  느린 속도를 보완하기 위해 내년 하반기 등장하는 새로운 칩 디자인을 이번 로드맵에 추가했다. 스카이레이크와 같은 14nm 공정으로 만들어지는 코드명 '커비레이크' 프로세서가 그것이다. 크르자니크는 커비레이크 칩이 '스카이레이크'에 기반해 만들어질 것이라고 설명했다.

한편 이번 인텔의 발표는 회사에게 중대한 의미를 지닌다. 무어의 법칙이 유지되기 위해서는 새로운 공정이 소개되는 간극 또한 유지되어야 하기 때문이다. 즉 '틱 톡'으로 불리곤 했던 프로세서 신제품 발표 리듬이 '틱 톡 톡'으로 늦어질 수 있다는 의미다.

14nm 공정이 '틱'이라면 스카이레이크 칩은 '톡'에 해당하고 '커비 레이크'가 두번째 '톡'에 해당하는 셈이다.

크르자니크는 이러한 무어의 법칙 지연이 앞으로 또 발생할 수 있을 것이라고 인텔 실적 발표회에서 말했다.

1965년 처음 등장한 무어의 법칙은 인텔의 고든 무어가 언급한 것으로, 칩에 내장된 트랜지스터의 수가 당시로부터 10년 동안 매년 두 배씩 늘어날 것이라고 예측한 것에서 시작됐다. 그는 1975년 이 법칙 주기를 2년마다로 수정해 다시 언급했었다.

한편 인텔이 새로운 공정을 선보이는 주기는 조금씩 늦어져왔던 바 있다. 일례로 22nm에서 14nm로 이전하기까지 걸린 시간도 2.5년이었다. ciokr@idg.co.kr 

X