5일 전

'칩 내부를 모듈식으로 결합'··· 인텔, co-EMIB · ODI로 칩렛 콘셉트 고도화

Brian Cheon | CIO KR
단일 칩 다이가 공간적 한계를 나타내고 있다. 인텔은 단일 패키지 내에 여러 개를 결합하는 방법을 지속적으로 구상하고 있다. 

인텔의 EMIB는 AMD와 맺은 커비레이크-G 파트너십의 근간 기술이었다. 이와 별개로 인텔에게는 작년 12월 발표한 포베로스(Foveros) 다이 적층 기술이 존재했다. 그리고 이제 인텔은 EMIB와 포베로스를 결합한 'co-EMIB'를 준비하고 있다. 한편으로는 좀더 진보한 ODI 인터페이스 기술이 개발되고 있다. 

인텔 블로그 포스트에 따르면 두 기술 모두 "제품 성능, 전력 및 면적을 개선하면서 시스템 아키텍처를 완전히 새롭게 생각하는 것을 가능케 한다"라고 설명돼 있다. 이들 두 기술은 기본 실리콘 또는 전체 마이크로 아키텍처의 변화보다는 칩이 패키지되고 연결되는 방식의 진보에 해당한다. 

현재 각 기술이 시장에 언제 도입될 지, 어떤 제품에 영향을 미칠 지는 명확하지 않다. 그러나 EMIB와 포베로스는 이미 생산 단계에 이르러 있다. EMIB는 2017년 인텔과 AMD 사이의 획기적인 커비레이크-G 일회성 파트너십의 근간이었으며, '칩렛'(chiplets) 개념을 세상에 선보였다. 포베로스는 아톰 및 코어 칩을 결합하는 차세대 레이크필드 칩에 활용될 칩 적층 기술이다. 

EMIB 및 포베로스가 필요한 이유
이러한 기술이 필요한 이유는 전체 시스템 칩을 단일 실리콘 다이에 넣는 작업이 너무 비싸기 때문이다. 구형 실리콘 공정을 조합함으로써 칩을 더 저렴하게 제조할 수 있을 뿐 아니라 제조사의 결함으로 인한 고가 단일 칩이 쓸모 없게 되는 현상을 피할 수 있다. 즉 고속 인터커넥트를 사용해 연결된 더 작고 저렴한 칩의 조합은 효과적인 절충안이 될 수 있으며, 이를 구현하는 기술이 EMIB와 포베로스다. 

EMIB(Embedded Multi-Die Interconnect Bridge)는 이름에서 알 수 있듯이 칩의 I/O 핀을 다른 칩의 I/O 핀으로 확장한다. 이를 통해 하나의 칩 패키지를 유의미한 성능 저하 없이 2차원적으로 확대하는 칩 간 연결을 구현한다. 또 이를 이용함으로써 인텔과 같은 칩 제작사는 최신 10nm 공정으로 제작된 코어에 오래되고 저렴한 기술을 조합함으로써 비용을 절감할 수 있다. 

인텔이 2018년 소개한 포베로스 스태킹 기술은 칩을 수직으로 확장하도록 한다. 이를테면 저전력 CPU를 다른 CPU 상단에 쌓을 수 있다. 메모리를 수직으로 적층하는 것도 가능해진다. 인텔은 지난 1월 포베로스가 레이크필드를 연결하는 인터커넥트 기술이 될 것이라고 밝혔으며, 5월에는 서니 코브 및 트레몬트 아키텍처 사이의 결합으로 이를 설명한 바 있다.


인텔이 지난해 말 포베로스 기술의 동작 방법을 설명한 이미지. 

Co-EMIB 및 ODI : 칩을 위아래로 확장
EMIB와 포베로스 기술을 이해했다면 co-EMIB가 이들 두 기술을 결합하는 방법도 쉽게 이해할 수 있다. co-EMIB는 2개 이상의 포베로스 요소를 가로로 연결, 단일 칩의 성능을 구현할 수 있게 한다. 또 메모리 또는 심지어 아날로그 로직을 고대역폭 및 저전력으로 연결할 수 있는 가능성을 제시한다. 수많은 층을 쌓아올린 고층 빌딩처럼 포베로스가 적층된 칩을 생각하면 된다. co-EMIB는 두 개의 서로 다른 포베로스 스택을 연결하는 일종의 하늘 다리 역할을 하는 존재로 볼 수 있다. 


인텔의 co-EMIB 기수은 두 개의 적층된 포베로스 타워 사이를 다리처럼 연결한다. 

인텔은 이제 포베로스-EMIB 조합의 최적화 버전으로 보이는 ODI(Omni-Directional Interconnect)에 대해 이야기하고 있다. "상단 칩이 EMIB와 비슷한 다른 칩렛과 수평적으로 통신할 수 있다. 또한 포베로스가 유사하게 TSV(through-silicon vias)를 통해 하단의 다이와 수직으로 통신할 수 있다"라고 인텔은 전했다. 

인텔은 이 밖에도 새로운 다이 투 다이(die-to-die) 인터페이스인 MDIO를 공개했다. 세미콘 웨스트에서 진행한 프리젠테이션에서 인텔은 2020년에 출시 시점에 MDIO가 5.4Gbps의 핀 속도를 제공할 것이라고 밝혔다. 

한편 상기 기술들이 소비자의 다음 PC 구입에 직접적인 영향을 미치는 것은 아니다. 그러나 인텔은 이들을 통해 설계에 더 많은 유연성을 확보하고 새로운 방식으로 로직을 결합하여 성능을 향상시킬 수 있다. 무어의 법칙이 느려지고 있는 가운데, 프로세서 업체들이 새로운 방식으로 성능 향상을 꾀하고 있는 셈이다. ciokr@idg.co.kr



5일 전

'칩 내부를 모듈식으로 결합'··· 인텔, co-EMIB · ODI로 칩렛 콘셉트 고도화

Brian Cheon | CIO KR
단일 칩 다이가 공간적 한계를 나타내고 있다. 인텔은 단일 패키지 내에 여러 개를 결합하는 방법을 지속적으로 구상하고 있다. 

인텔의 EMIB는 AMD와 맺은 커비레이크-G 파트너십의 근간 기술이었다. 이와 별개로 인텔에게는 작년 12월 발표한 포베로스(Foveros) 다이 적층 기술이 존재했다. 그리고 이제 인텔은 EMIB와 포베로스를 결합한 'co-EMIB'를 준비하고 있다. 한편으로는 좀더 진보한 ODI 인터페이스 기술이 개발되고 있다. 

인텔 블로그 포스트에 따르면 두 기술 모두 "제품 성능, 전력 및 면적을 개선하면서 시스템 아키텍처를 완전히 새롭게 생각하는 것을 가능케 한다"라고 설명돼 있다. 이들 두 기술은 기본 실리콘 또는 전체 마이크로 아키텍처의 변화보다는 칩이 패키지되고 연결되는 방식의 진보에 해당한다. 

현재 각 기술이 시장에 언제 도입될 지, 어떤 제품에 영향을 미칠 지는 명확하지 않다. 그러나 EMIB와 포베로스는 이미 생산 단계에 이르러 있다. EMIB는 2017년 인텔과 AMD 사이의 획기적인 커비레이크-G 일회성 파트너십의 근간이었으며, '칩렛'(chiplets) 개념을 세상에 선보였다. 포베로스는 아톰 및 코어 칩을 결합하는 차세대 레이크필드 칩에 활용될 칩 적층 기술이다. 

EMIB 및 포베로스가 필요한 이유
이러한 기술이 필요한 이유는 전체 시스템 칩을 단일 실리콘 다이에 넣는 작업이 너무 비싸기 때문이다. 구형 실리콘 공정을 조합함으로써 칩을 더 저렴하게 제조할 수 있을 뿐 아니라 제조사의 결함으로 인한 고가 단일 칩이 쓸모 없게 되는 현상을 피할 수 있다. 즉 고속 인터커넥트를 사용해 연결된 더 작고 저렴한 칩의 조합은 효과적인 절충안이 될 수 있으며, 이를 구현하는 기술이 EMIB와 포베로스다. 

EMIB(Embedded Multi-Die Interconnect Bridge)는 이름에서 알 수 있듯이 칩의 I/O 핀을 다른 칩의 I/O 핀으로 확장한다. 이를 통해 하나의 칩 패키지를 유의미한 성능 저하 없이 2차원적으로 확대하는 칩 간 연결을 구현한다. 또 이를 이용함으로써 인텔과 같은 칩 제작사는 최신 10nm 공정으로 제작된 코어에 오래되고 저렴한 기술을 조합함으로써 비용을 절감할 수 있다. 

인텔이 2018년 소개한 포베로스 스태킹 기술은 칩을 수직으로 확장하도록 한다. 이를테면 저전력 CPU를 다른 CPU 상단에 쌓을 수 있다. 메모리를 수직으로 적층하는 것도 가능해진다. 인텔은 지난 1월 포베로스가 레이크필드를 연결하는 인터커넥트 기술이 될 것이라고 밝혔으며, 5월에는 서니 코브 및 트레몬트 아키텍처 사이의 결합으로 이를 설명한 바 있다.


인텔이 지난해 말 포베로스 기술의 동작 방법을 설명한 이미지. 

Co-EMIB 및 ODI : 칩을 위아래로 확장
EMIB와 포베로스 기술을 이해했다면 co-EMIB가 이들 두 기술을 결합하는 방법도 쉽게 이해할 수 있다. co-EMIB는 2개 이상의 포베로스 요소를 가로로 연결, 단일 칩의 성능을 구현할 수 있게 한다. 또 메모리 또는 심지어 아날로그 로직을 고대역폭 및 저전력으로 연결할 수 있는 가능성을 제시한다. 수많은 층을 쌓아올린 고층 빌딩처럼 포베로스가 적층된 칩을 생각하면 된다. co-EMIB는 두 개의 서로 다른 포베로스 스택을 연결하는 일종의 하늘 다리 역할을 하는 존재로 볼 수 있다. 


인텔의 co-EMIB 기수은 두 개의 적층된 포베로스 타워 사이를 다리처럼 연결한다. 

인텔은 이제 포베로스-EMIB 조합의 최적화 버전으로 보이는 ODI(Omni-Directional Interconnect)에 대해 이야기하고 있다. "상단 칩이 EMIB와 비슷한 다른 칩렛과 수평적으로 통신할 수 있다. 또한 포베로스가 유사하게 TSV(through-silicon vias)를 통해 하단의 다이와 수직으로 통신할 수 있다"라고 인텔은 전했다. 

인텔은 이 밖에도 새로운 다이 투 다이(die-to-die) 인터페이스인 MDIO를 공개했다. 세미콘 웨스트에서 진행한 프리젠테이션에서 인텔은 2020년에 출시 시점에 MDIO가 5.4Gbps의 핀 속도를 제공할 것이라고 밝혔다. 

한편 상기 기술들이 소비자의 다음 PC 구입에 직접적인 영향을 미치는 것은 아니다. 그러나 인텔은 이들을 통해 설계에 더 많은 유연성을 확보하고 새로운 방식으로 로직을 결합하여 성능을 향상시킬 수 있다. 무어의 법칙이 느려지고 있는 가운데, 프로세서 업체들이 새로운 방식으로 성능 향상을 꾀하고 있는 셈이다. ciokr@idg.co.kr

X